Тут мембрана.ру сообсчила, что крутые парни из www.cs.utexas.edu изобрели новый проц.
- кат -
Процессор из Техаса называется TRIPS (Tera-op, Reliable, Intelligently adaptive Processing System — терафлопная, надёжная, интеллектуальная адаптивная система обработки). Он построен по новой архитектуре, названной EDGE (Explicit Data Graph Execution — явное выполнение графа данных).
В показанном на днях рабочем прототипе TRIPS — два вычислительных ядра. Каждое содержит огромное число одинаковых "плиток", которые, благодаря остроумно продуманным протоколам обмена, способны работать как один процессор.
Тут же — память (кэш) с гибким распределением ресурсов между "плитками", хитроумная система формирования и выполнения блоков команд и, наконец, архитектура в целом, позволяющая (на уровне "железа") выполнять не просто последовательность инструкций, а большие графы инструкций, связанных между собой.
Причём, что очень важно, графы эти процессор строит автоматически, что и позволяет не менять исходный код программы.
Кроме того, каждое из двух ядер TRIPS выполняет по 16 операций за один такт и, к тому же, декодирует "про запас" до 1024 инструкций "на лету" (это, видимо, и нужно для построения графов). Собственно, специалистам стоит почитать техническое описание новинки.
- кат -

Вот сцылки:
http://www.membrana.ru/lenta/?7179
http://www.cs.utexas.edu/~trips/
http://www.cs.utexas.edu/~trips/chip_package.html
ПэСэ: понятно что технология сырая, но каков потенциал! ;)
- кат -
Процессор из Техаса называется TRIPS (Tera-op, Reliable, Intelligently adaptive Processing System — терафлопная, надёжная, интеллектуальная адаптивная система обработки). Он построен по новой архитектуре, названной EDGE (Explicit Data Graph Execution — явное выполнение графа данных).
В показанном на днях рабочем прототипе TRIPS — два вычислительных ядра. Каждое содержит огромное число одинаковых "плиток", которые, благодаря остроумно продуманным протоколам обмена, способны работать как один процессор.
Тут же — память (кэш) с гибким распределением ресурсов между "плитками", хитроумная система формирования и выполнения блоков команд и, наконец, архитектура в целом, позволяющая (на уровне "железа") выполнять не просто последовательность инструкций, а большие графы инструкций, связанных между собой.
Причём, что очень важно, графы эти процессор строит автоматически, что и позволяет не менять исходный код программы.
Кроме того, каждое из двух ядер TRIPS выполняет по 16 операций за один такт и, к тому же, декодирует "про запас" до 1024 инструкций "на лету" (это, видимо, и нужно для построения графов). Собственно, специалистам стоит почитать техническое описание новинки.
- кат -

Вот сцылки:
http://www.membrana.ru/lenta/?7179
http://www.cs.utexas.edu/~trips/
http://www.cs.utexas.edu/~trips/chip_package.html
ПэСэ: понятно что технология сырая, но каков потенциал! ;)